今日は英語の輪講。TCPの再送タイマーをどう設定するかとかうんたらかんたらそのへん。で、昼からはVHDLの続きを。クロック以外に同期させると論理合成できないことが発覚。先輩に聞いたら入力がずれてもえーからレジスタはすべてクロックに同期させろとのこ…